

锁存器与触发器：所有常考情况逐线图解

每一张电路图都标出了每根线的值；每种电路都配时序图。

第一部分 · 锁存器 (latch)

1.1 SR 锁存器 (NOR 版) 1.2 $\overline{SR}$ 锁存器 (NAND 版) 1.3 门控 SR 锁存器 1.4 门控 D 锁存器

第二部分 · 主从 D 触发器

课件那套主从 D 触发器：总览、完整时序图、10 个逐步快照、课件第 3 页 S-R 时序图、总结

第三部分 · 常考对比与时序参数

3.1 同一组波形：D 锁存器 vs 下降沿 FF vs 上升沿 FF 3.2 上升沿版本的主从电路 3.3 setup / hold / 传播延迟 / 亚稳态

第四部分 · 其他触发器 (T / JK)

4.1 T 触发器 4.2 JK 触发器 4.3 $D = \overline{Q}$ 二分频

第五部分 · 多个触发器串起来

5.1 移位寄存器 5.2 异步(行波)计数器 5.3 同步计数器

第六部分 · 速查表

特征表 / 特征方程 / 激励表 + 考试画时序图的步骤

■ 红 = 1

■ 蓝 = 0

■ 灰虚线 = ? (未知/不确定)

■ 黄框 = 这一步刚变的线


■ 绿 = 开着的锁存器

1.1 SR 锁存器 (NOR 版) : 6 种情况


NOR 规则：任一输入为 1 → 输出 0；两个输入都为 0 → 输出 1。S 进产生 $\bar{Q}$ 的门，R 进产生 Q 的门（交叉）。

1. 置位 Set: $S=1, R=0$


$S=1$ 进下面的 NOR：只要有一个输入是 1，NOR 输出就是 0 → $\bar{Q}=0$ 。 $\bar{Q}=0$ 绕回上面的 NOR，上面两个输入 $R=0$ 、 $\bar{Q}=0$ → $Q=1$ 。

2. 保持: $S=0, R=0$


S 撤掉了，但 $Q=1$ 绕回下面的 NOR，仍然把 $\bar{Q}$ 压在 0； $\bar{Q}=0$ 又让 Q 保持 1。两个门互相“撑着” → 记住了 1。

3. 复位 Reset: $S=0, R=1$


$R=1$ 进上面的 NOR → $Q=0$ 。 $Q=0$ 绕到下面： $S=0$ 、 $Q=0$ → $\bar{Q}=1$ 。

4. 保持: $S=0, R=0$


R 撤掉， $\bar{Q}=1$ 绕回上面继续把 Q 压在 0 → 记住了 0。同样是 $S=R=0$ ，第 2 格记 1，这格记 0：输出取决于历史。

5. 禁止输入: $S=1, R=1$

两个 NOR 都有一个输入是 1 → $Q=0$ 且 $\bar{Q}=0$ 。Q 和 $\bar{Q}$ 不再互补，所以叫“禁止/无效”状态。


6. 从 $S=R=1$ 同时回到 0

两个门同时看到 0,0 → 同时想输出 1 → 又同时看到 1 → 输出 0……理论上振荡（竞争 race），实际会随机落到 0 或 1 → 结果不可预测。



1.1 NOR SR 锁存器 时序图

格子编号 = 上一页的 6 种情况。灰色斜线 = 不确定。



	1	2	3	4	5	6
S	1	0	0	0	1	0
R	0	0	1	0	1	0
Q	1	1	0	0	0	?
$\bar{Q}$	0	0	1	1	0	?


考点：①S=1→Q=1, R=1→Q=0, S=R=0→保持（看历史）。②S=R=1 时 $Q=\bar{Q}=0$ （NOR 版）。③S、R 从 1,1 同时回 0 → 输出不可预测；若先撤掉其中一个，则由后撤掉的那个决定（例如 S 先撤、R 后撤 → 最后是 R=1 → 复位 Q=0）。

1.2 $\overline{S}\overline{R}$ 锁存器 (NAND 版) : 6 种情况

NAND 规则：任一输入为 0 → 输出 1；两个输入都为 1 → 输出 0。输入低电平有效，所以写作 $\overline{S}$ 、 $\overline{R}$ 。


1. 置位： $\overline{S}=0, \overline{R}=1$

NAND 规则：任一输入为 0 → 输出 1。 $\overline{S}=0 \rightarrow Q=1$ 。Q=1 和 $\overline{R}=1$ 进下面的 NAND → $\overline{Q}=0$ 。




2. 保持： $\overline{S}=1, \overline{R}=1$

注意 NAND 版是“低电平有效”：两个输入都是 1 才是“什么都不做”。 $\overline{Q}=0$ 绕回去让 Q 保持 1。




3. 复位： $\overline{S}=1, \overline{R}=0$

$\overline{R}=0 \rightarrow \overline{Q}=1$ ； $\overline{Q}=1$ 和 $\overline{S}=1$ 进上面 NAND → $Q=0$ 。




4. 保持： $\overline{S}=1, \overline{R}=1$

$Q=0$ 绕回下面的 NAND 让 $\overline{Q}$ 保持 1 → 记住了 0。




5. 禁止输入： $\overline{S}=0, \overline{R}=0$

两个 NAND 都有一个 0 输入 → $Q=1$ 且 $\overline{Q}=1$ (NAND 版的禁止态是两个都为 1，和 NOR 版相反！)




6. 从 0,0 同时回到 1,1

两个门同时变 → 竞争 → 结果不可预测。



1.2 NAND $\overline{SR}$ 锁存器 时序图

格子编号 = 上一页的 6 种情况。



	1	2	3	4	5	6
$\overline{S}$	0	1	1	1	0	1
$\overline{R}$	1	1	0	1	0	1
Q	1	1	0	0	1	?
$\overline{Q}$	0	0	1	1	1	?


NOR 版 vs NAND 版（必考对比）：NOR：输入 1 有效， $S=R=0$ 保持， $S=R=1$ 禁止($Q=\overline{Q}=0$)。NAND：输入 0 有效， $\overline{S}=\overline{R}=1$ 保持， $\overline{S}=\overline{R}=0$ 禁止($Q=\overline{Q}=1$)。

1.3 门控 SR 锁存器 (clocked / gated SR latch)

在 SR 锁存器前加两个 AND 门： $S'=S \cdot C$ ， $R'=R \cdot C$ 。C=0 时 S' 、 R' 被强制为 0（只能保持）；C=1 时就是普通 SR 锁存器。


1. C=0：输入被挡住

两个 AND 门都有 $C=0 \rightarrow S'=R'=0 \rightarrow$ 里面的锁存器只是保持。一开始从没写过，所以 Q 仍是？。




2. C=1, S=1：置位

$C=1 \rightarrow$ AND 门放行： $S'=S=1$ 、 $R'=R=0 \rightarrow Q=1$ 、 $\bar{Q}=0$ 。




3. C=1, S=R=0：保持

$S'=R'=0 \rightarrow$ 锁存器保持 $Q=1$ 。




4. C=0, R=1：被挡住

虽然 $R=1$ ，但 $C=0 \rightarrow R'=0 \rightarrow Q$ 不变，仍是 1。




5. C=1, R=1：复位

C 一变 1， $R'=1$ 立刻生效 $\rightarrow Q=0$ 。注意：锁存器是看“C=1 这段时间”，不是边沿。




6. C=1, S=R=1：禁止

$S'=R'=1 \rightarrow$ 两个 NOR 都输出 0 $\rightarrow Q=\bar{Q}=0$ 。




7. C 回到 0 (S=R 仍为 1)

S' 、 R' 同时从 1 掉到 0 $\rightarrow$ 和 1.1 第 6 格一样的竞争 $\rightarrow Q$ 不可预测。所以门控 SR 锁存器也不允许 $S=R=1$ 。



1.3 门控 SR 锁存器 时序图

浅橙背景 = $C=1$ (门开着)。



	1	2	3	4	5	6	7
C	0	1	1	0	1	1	0
S	1	1	0	0	0	1	1
R	0	0	0	1	1	1	1
S'	0	1	0	0	0	1	0
R'	0	0	0	0	1	1	0
Q	?	1	1	1	0	0	?
$\bar{Q}$	?	0	0	0	1	0	?


做题方法：先画 $S'=S \cdot C$ 、 $R'=R \cdot C$ 两条线 ($C=0$ 的地方一律是 0)，然后把 S'、R' 当普通 SR 锁存器的输入来画 Q。

1.4 门控 D 锁存器 (gated D latch)

把门控 SR 锁存器的 S 接 D、R 接 $\bar{D}$ (用一个非门)。所以 S、R 永远相反，禁止态被消灭。


1. C=1, D=1: 透明, Q=1

$D=1 \rightarrow S'=D \cdot C=1$; $\bar{D}=0 \rightarrow R'=0 \rightarrow$ 置位 $Q=1$ 。




2. C=1, D 变 0: Q 立刻跟着变 0

$D=0 \rightarrow S'=0$; $R'=\bar{D} \cdot C=1 \rightarrow$ 复位 $Q=0$ 。C=1 时 Q 就像一根导线连着 D (“透明”)。




3. C=1, D 又变 1: Q 又跟着变

D 抖几次 Q 就抖几次 —— 这就是锁存器的缺点。




4. C 变 0: 锁住

$S'=R'=0 \rightarrow$ 保持关门前的值 $Q=1$ 。




5. C=0, D 变 0: 无效

AND 门挡住 $\rightarrow S'=R'=0 \rightarrow Q$ 仍是 1。




6. C 变 1: 立刻跟随

门一开就 $Q=D=0$ 。注意 S 和 R 永远是 D 和 $\bar{D}$ ，不可能同时为 1 $\rightarrow$ D 锁存器没有禁止态。



1.4 门控 D 锁存器 时序图

浅橙背景 = C=1。在橙色区域内 Q 和 D 完全一样；白色区域内 Q 是一条水平线（保持 C 下降那一刻的值）。




	1	2	3	4	5	6
C	1	1	1	0	0	1
D	1	0	1	1	0	0
$\bar{D}$	0	1	0	0	1	1
S'	1	0	1	0	0	0
R'	0	1	0	0	0	1
Q	1	0	1	1	1	0
$\bar{Q}$	0	1	0	0	0	1

一句话：D 锁存器是“电平触发” (level-triggered)：C=1 整段时间都在跟随 D。触发器 (flip-flop) 是“边沿触发”：只在边沿那一瞬间采样。

主从 D 触发器 (Master-Slave D Flip-Flop) 逐线详解

两个锁存器串起来 + 一个非门。下面把图里每一根线都起了名字，后面每一步都会标出每根线的值。



7 根线，记住它们的名字

D	数据输入
C	时钟 (clock)，直接接主锁存器的 C
$\overline{C}$	时钟取反(过非门)，接从锁存器的 C
Q ₁	主锁存器输出 → 接从锁存器的 S
$\overline{Q_1}$	主锁存器反相输出 → 接从锁存器的 R
Q	最终输出
$\overline{Q}$	最终反相输出

因为 C 和 $\overline{C}$ 永远相反：

两个锁存器永远是“一个开、一个关”。

① 门控 D 锁存器（主）

C=1: 透明，Q = D (D 变 Q 立刻跟着变)
C=0: 锁住，Q 保持关门前的最后值

② 门控 SR 锁存器（从）


C=1: S=1,R=0 → Q=1(置位); S=0,R=1 → Q=0(复位); S=R=0 → 保持
C=0: 锁住，Q 不变
这里 S=Q₁、R= $\overline{Q_1}$ 永远相反，所以从锁存器开着时 Q 就等于 Q₁

③ 合起来

C=1: 主开从关 → D 进到 Q₁，但到 Q 的路被堵住
C=0: 主关从开 → Q₁ 被冻结，Q 复制 Q₁ ⇒ Q 只在 C 由 1→0 (下降沿) 那一刻改变，取的是那一刻的 D

完整时序图：所有 7 根线随时间的变化


横轴每一格 = 后面的一个步骤（编号对应后面各页）。浅橙色背景 = C 为高；黄色点线 = 下降沿，Q 只在这里改变。



数值表（黄底 = 和上一步相比发生了变化）

	步1	步2	步3	步4	步5	步6	步7	步8	步9	步10
D	0	0	1	1	0	1	1	0	0	0
C	1	0	0	1	1	1	0	0	1	0
$\bar{C}$	0	1	1	0	0	0	1	1	0	1
Q_1	0	0	0	1	0	1	1	1	0	0
$\bar{Q}_1$	1	1	1	0	1	0	0	0	1	1
Q	Z	0	0	0	0	0	1	1	1	0
$\bar{Q}$	Z	1	1	1	1	1	0	0	0	1

步骤 1 / 10: $C = 1$ (时钟为高), $D = 0$




发生了什么


- $C=1 \rightarrow$ 主锁存器(第一个)打开 = “透明”: Q_1 直接跟随 D , 所以 $Q_1 = 0$ 、 $\bar{Q}_1 = 1$ 。
 - C 经过非门变成 $\bar{C} = 0 \rightarrow$ 从锁存器(第二个)的 C 端是 0 $\rightarrow$ 它关着、不理睬输入。
 - 从锁存器以前从没被写过, 所以 Q 、 $\bar{Q}$ 还是未知值 Z 。
- (对应课件第 1 页上图)

所有线的值 (黄框 = 这步变了)




你现在在时序图的第 1 格 (绿框)





■ 绿框 = 锁存器开着(透明)


步骤 3 / 10: $C = 0$ 期间, D 变了: $0 \rightarrow 1$




发生了什么

- 主锁存器关着($C=0$), D 的变化进不去 $\rightarrow Q_1$ 仍然 $= 0$, $\bar{Q}_1 = 1$ 。
 - 从锁存器虽然开着($\bar{C}=1$), 但它看到的 $S=0$ 、 $R=1$ 没变 $\rightarrow Q$ 仍 $= 0$ 。
 - 结论: 时钟为低时, D 怎么变都影响不到 Q 。
- (对应课件第 2 页上图)


所有线的值 (黄框 = 这步变了)



你现在在时序图的第 3 格 (绿框)



步骤 4 / 10: 上升沿: C 0→1




发生了什么

- $C=1 \rightarrow$ 主锁存器重新打开, Q_1 立刻跟随 D : $Q_1 = 1$ 、 $\bar{Q}_1 = 0$ 。
- 同一时刻 $\bar{C}$ 变成 0 $\rightarrow$ 从锁存器关闭, 保持 $Q = 0$ 。
- 所以 Q_1 的新值“卡”在两个锁存器之间, 过不去。
(对应课件第 2 页下图: 主开、从关, 同时发生)


所有线的值 (黄框 = 这步变了)



你现在在时序图的第 4 格 (绿框)




步骤 5 / 10: $C = 1$ 期间, D 抖动: $1 \rightarrow 0$




发生了什么

- 主锁存器透明 $\rightarrow Q_1$ 跟着 D 变成 0、 $\bar{Q}_1 = 1$ 。
- 从锁存器关着 $\rightarrow Q$ 不动, 仍是 0。
- $C=1$ 期间的变化只会在主锁存器里“来回晃”, 不会泄露到输出。

你现在在时序图的第 5 格 (绿框)






- Q_1 又跟随 D 变成 1、 $\overline{Q_1} = 0$ 。
- Q 仍然是 0（从锁存器仍然关着）。
- 关键：最后真正被送出去的，只是“下降沿那一刻”主锁存器里的值。

所有线的值 (黄框 = 这步变了)

Diagram showing the initial state of the circuit. The inputs are $D=1$, $C=1$, and $\overline{C}=0$. The outputs are $\overline{Q_1}=0$, $Q=0$, and $\overline{Q}=1$.

■ 绿框 = 锁存器开着(透明)

步骤 7 / 10: 下降沿: C 1→0 (Q 更新为 1)




发生了什么


- 主锁存器关闭, Q_1 冻结为 1。
- 从锁存器打开: $S=Q_1=1$, $R=\bar{Q}_1=0 \rightarrow$ 置位 (set)。
- $Q=1$, $\bar{Q}=0$ 。输出只在下降沿这一刻改变 —— 这就是“边沿触发”。

所有线的值 (黄框 = 这步变了)



你现在在时序图的第 7 格 (绿框)






- 主锁寄存器关着 $\rightarrow Q_1$ 保持 1。
- 从锁寄存器开着，但它的输入 $S=1$ 、 $R=0$ 没变 $\rightarrow Q$ 保持 1。
- D 的变化再次被“挡在门外”。

所有线的值 (黄框 = 这步变了)

■ 绿框 = 锁存器开着(透明)

步骤 9 / 10: 上升沿: C 0→1




发生了什么


- 主锁存器打开: $Q_1 = D = 0$, $\bar{Q}_1 = 1$ 。
- 从锁存器关闭: Q 保持 1。
- 新值 0 等在主锁存器里, 等下一个下降沿。

所有线的值 (黄框 = 这步变了)



你现在在时序图的第 9 格 (绿框)





- 主锁存器冻结 $Q_1 = 0$ 。
- 从锁存器打开： $S = 0$ 、 $R = 1 \rightarrow$ 复位， $Q = 0$ 、 $\overline{Q} = 1$ 。
- 一整轮结束： Q 在每个下降沿“拍下” D 的值，其余时间纹丝不动。


所有线的值 (黄框 = 这步变了)

■ 绿框 = 锁存器开着(透明)

课件第 3 页时序图（S-R 主从触发器）—— 把中间的线也画出来

这页的输入是 S、R（主锁存器是 SR 锁存器而不是 D 锁存器），原图只画了 C/S/R/Q；这里补上 $\bar{C}$ 、 Q_1 、 $\bar{Q}_1$ 、 $\bar{Q}$ 。

灰 = 原图已有的输入 绿 = 补上的中间线 红 = 输出



读图顺序（从左到右）：

- ① 第一个 C 高电平：开始时 $S=R=0 \rightarrow$ 主锁存器保持($Q_1=0$)；S 变 1 $\rightarrow$ 主锁存器置位， $Q_1=1$ 。从锁存器关着，Q 不动。
- ② 第一个下降沿：主锁存器冻结 $Q_1=1$ ；从锁存器打开， $S=Q_1=1 \rightarrow Q$ 变 1。（原图 Q 稍晚一点才升起，是门延迟）
- ③ C 低电平期间：S 落下、R 升起、S 又升起 —— 主锁存器关着，全部被忽略，Q 一直 = 1。
- ④ 第二个 C 高电平：红虚线框内 $S=R=1$ （SR 锁存器的“禁止输入”， Q_1 和 $\bar{Q}_1$ 都被拉成 0）；随后 S 先落下，只剩 $R=1 \rightarrow$ 主锁存器复位， $Q_1=0$ 、 $\bar{Q}_1=1$ 。
- ⑤ 第二个下降沿：从锁存器打开， $R=\bar{Q}_1=1 \rightarrow Q$ 变 0。之后 R 落下也不影响。

一句话：Q 只在下降沿改变，改成“下降沿前一刻主锁存器里存的值”。

一页总结 + 常见误区


C 的四个阶段（黄色那一行是唯一会改变 Q 的时刻）

阶段	主锁存器	从锁存器	Q_1	Q
C = 1（高）	开（透明）	关	跟随 D	不变
下降沿 1→0	关上，冻结	打开	冻结在边沿前的 D	← 变成 Q_1
C = 0（低）	关	开	不变	= Q_1 ，不变
上升沿 0→1	打开	关上	开始跟随 D	冻结

1. 为什么要两个锁存器？单个 D 锁存器在 C=1 时“透明”，D 抖一下 Q 就抖一下。主从结构保证主、从永远不同时开，信号不可能一口气从 D 穿到 Q。
2. 这个电路是“下降沿触发”：因为非门在从锁存器那边。如果把非门挪到主锁存器那边，就变成上升沿触发（课本里常见的 posedge）。
3. 上升沿时 Q 不变！上升沿只是“主开从关”，新值进了 Q_1 但出不去。
4. C=1 期间 D 怎么来回变都没关系，只有下降沿那一刻的 D 算数（见步骤 5→6→7）。
5. 课件里的 Z 表示“还没确定 / 未知”，因为从锁存器在第一个下降沿之前从没被写过。
6. 真实电路有门延迟：Q 会比时钟边沿稍晚一点变化（课件第 3 页 Q 的跳变略在黄线右边）。

3.1 必考：同一组 C 和 D，三种器件的 Q 分别是什么？

最经典的考题：给你 C、D 波形，让你画 D 锁存器 / 下降沿 D 触发器 / 上升沿 D 触发器的 Q。（Q 一开始未知，画成灰色。）




- D 锁存器（红）：橙色区域内照抄 D（包括所有抖动）；白色区域保持 C 下降那一刻的值。
- 下降沿 FF（蓝）：只看每条“↓”虚线左边一点点的 D 值，然后一直保持到下一个 ↓。C 高电平期间 D 怎么抖都不管。
- 上升沿 FF（绿）：只看每条“↑”虚线左边一点点的 D 值。
- 做题口诀：锁存器看“区间”，触发器看“点”。先把所有边沿竖线画出来，再在每条线上读 D，最后连成阶梯。

3.2 上升沿触发版本：把非门挪到主锁存器那边

C=0 时主锁存器开（跟随 D），C=1 时从锁存器开。所以 Q 在 C 由 0→1（上升沿）那一刻更新。很多教材/Logisim 里默认的 D 触发器就是这种。


1. C=0：主开从关

$\bar{C}=1 \rightarrow$ 主锁存器透明， $Q_1=D=1$ ；C=0
→ 从锁存器关，Q 未知。




2. 上升沿 C 0→1：Q 更新

主锁存器关上，冻结 $Q_1=1$ ；从锁存器打开，
复制 $\rightarrow Q=1$ 。




3. C=1 期间 D 变 0

主锁存器关着 $\rightarrow Q_1$ 不变；Q 仍 1。




4. 下降沿 C 1→0：Q 不变

主锁存器重新打开 $Q_1=0$ ；从锁存器关上
→ Q 仍是 1。下降沿对这个电路没意义。




5. C=0 期间 D 抖动

Q_1 跟随 D (=1)，Q 保持 1。




6. C=0, D 又回 0

$Q_1=0$ ，Q 仍 1。




7. 上升沿：Q 更新为 0

从锁存器复制 $Q_1=0 \rightarrow Q=0$ 。只有上升沿
那一刻的 D 算数。



3.2 上升沿版本 时序图

浅橙背景 = C=1。对比第二部分（下降沿版本）：Q 改变的位置从 ↓ 挪到了 ↑。




	1	2	3	4	5	6	7
D	1	1	0	0	1	0	0
C	0	1	1	0	0	0	1
$\bar{C}$	1	0	0	1	1	1	0
Q_1	1	1	1	0	1	0	0
$\bar{Q}_1$	0	0	0	1	0	1	1
Q	?	1	1	1	1	1	0
$\bar{Q}$	?	0	0	0	0	0	1

判断一个主从电路是上升沿还是下降沿：看非门接在哪边。非门在从锁存器那边 → 下降沿；非门在主锁存器那边 → 上升沿。电路符号里，时钟端只有三角形 ▷ = 上升沿；三角形外加小圆圈 ○▷ = 下降沿。

3.3 setup time、hold time、传播延迟、亚稳态


真实电路里门有延迟，D 必须在边沿前后一小段时间内保持不变，否则触发器可能“采不准”。



- 蓝色窗口 = setup time：边沿之前 D 必须已经稳定这么久。红色窗口 = hold time：边沿之后 D 还得再稳定这么久。
- clk-to-Q 延迟：边沿之后 Q 要过一会儿才变（课件第 3 页 Q 的跳变比时钟边沿晚一点，就是这个）。
- “违规”那一行：D 在第二个上升沿的 setup 窗口里才变化 → 主锁存器还没稳定就被关上 → 亚稳态 (metastability)，最后结果不确定。
- 主从结构里为什么需要 setup：D 要先穿过主锁存器内部的门（非门 + AND + NOR），这需要时间；时钟一翻转，主锁存器就关门了。
- 最高时钟频率：周期 $\geq t_{clk \rightarrow Q} + \text{组合逻辑延迟} + t_{setup}$ 。

4.1 T 触发器 (Toggle): T=1 每个边沿翻转, T=0 保持


用 D 触发器 + 异或门实现: $D = T \oplus Q$ 。T=0 $\rightarrow D=Q$ (写回自己 = 保持) ; T=1 $\rightarrow D=\bar{Q}$ (写入相反值 = 翻转)。本部分统一用上升沿触发。



T	下一状态 Q^+	说明
0	Q	保持
1	$\bar{Q}$	翻转 (toggle)

此刻: T=1, Q=0 $\rightarrow D=1$, 下一个上升沿 Q 会变成 1

特征方程: $Q^+ = T \oplus Q = T \cdot \bar{Q} + \bar{T} \cdot Q$



4.2 JK 触发器：SR 的升级版，J=K=1 时翻转


J 像 S（置位），K 像 R（复位）；但 J=K=1 不再是禁止态，而是翻转。用 D 触发器实现： $D = J \cdot \overline{Q} + \overline{K} \cdot Q$ 。

J	K	Q^+	说明
0	0	Q	保持
0	1	0	复位
1	0	1	置位
1	1	$\overline{Q}$	翻转

特征方程


$$Q^+ = J \cdot \overline{Q} + \overline{K} \cdot Q$$

理解：Q=0 时只看 J（J=1 就变 1）；Q=1 时只看 K（K=1 就变 0）。所以 J=K=1 时：0→1、1→0，就是翻转。




4.3 $D = \overline{Q}$: 把 $\overline{Q}$ 接回 D → 每个边沿翻转一次 (二分频)

这就是 T=1 的 T 触发器。常考：Q 的频率是 CLK 的一半；把多个这样的触发器串起来就是计数器（第五部分）。




每个上升沿：D 里放的是 $\overline{Q}$ （当前值的相反数）→ 写进去 → Q 翻转 → D 又变成新的 $\overline{Q}$ ，等下一个边沿。为什么不会疯狂翻转？因为是“边沿触发”：每个边沿只采样一次。如果换成 D 锁存器，C=1 期间会一直翻转 → 振荡！（这是“为什么需要触发器而不是锁存器”的经典例子）




5.1 4 位移位寄存器 (shift register)

4 个 D 触发器首尾相连，共用同一个 CLK。每个上升沿，每一位同时把“自己左边那位的旧值”抄过来 → 数据整体右移一格。





每个上升沿之后的内容



边沿	输入	Q0Q1Q2Q3
1	1	1000
2	0	0100
3	1	1010
4	1	1101
5	0	0110
6	0	0011
7	1	1001
8	0	0100
9	0	0010

5.2 3 位异步计数器 / 行波计数器 (ripple counter)


每个触发器都接成翻转 ($T=1$ 或 $D=\bar{Q}$)。FF0 由 CLK 驱动, FF1 由 Q_0 驱动, FF2 由 Q_1 驱动。这里用下降沿触发 $\rightarrow$ 计数 0,1,2,...,7,0 递增。



- Q_0 每个 CLK $\downarrow$ 翻转一次; Q_1 每次 Q_0 从 1 $\rightarrow$ 0 时翻转; Q_2 每次 Q_1 从 1 $\rightarrow$ 0 时翻转。读数 $Q_2Q_1Q_0$ 就是二进制计数。
- “行波”：每级都有延迟, Q_2 比 Q_0 晚两级才变 (图里阶梯状错开), 中间会短暂出现错误读数 (例如 011 $\rightarrow$ 100 时可能闪过 010、000)。这就是异步计数器的缺点。
- 如果用上升沿触发器, 要把下一级的时钟接到上一级的 $\bar{Q}$ (否则会变成递减计数)。

5.3 3 位同步计数器 (synchronous counter)

所有触发器共用同一个 CLK，同时更新。用 T 触发器： $T_0=1$ ， $T_1=Q_0$ ， $T_2=Q_0 \cdot Q_1$ （“低位全是 1 时，这一位才翻转”）。



- 做法：在每条 $\uparrow$ 竖线上，先读 T_0 、 T_1 、 T_2 （边沿前的值）， $T=1$ 的那几位翻转， $T=0$ 的保持。
- 和行波计数器对比：所有位在同一个边沿同时变（只差一个 $\text{clk} \rightarrow Q$ 延迟），没有阶梯状的中间错误值。
- $T_2 = Q_0 \cdot Q_1$ 是“进位”：就像十进制 $0099 \rightarrow 0100$ ，低位全是最大值时才往高位进。

6. 速查表：特征表 + 特征方程 + 激励表

SR 触发器

S	R	Q^+
0	0	Q
0	1	0
1	0	1
1	1	禁止

D 触发器

D	Q^+	
0	0	
1	1	

T 触发器

T	Q^+	
0	Q	
1	$\overline{Q}$	

JK 触发器

J	K	Q^+
0	0	Q
0	1	0
1	0	1
1	1	$\overline{Q}$

$$Q^+ = S + \overline{R} \cdot Q \quad (\text{要求 } S \cdot R = 0)$$

$$Q^+ = D$$

$$Q^+ = T \oplus Q$$

$$Q^+ = J \cdot \overline{Q} + \overline{K} \cdot Q$$

激励表（设计电路时用：已知 $Q \rightarrow Q^+$ ，输入应该给什么；X = 无所谓）

$Q \rightarrow Q^+$	S	R	D	T	J	K
0→0	0	X	0	0	0	X
0→1	1	0	1	1	1	X
1→0	0	1	0	1	X	1
1→1	X	0	1	0	X	0

考试画时序图 5 步：

- 1) 先判断器件：锁存器（看电平）还是触发器（看边沿）？上升沿还是下降沿（看 $\bigcirc \triangleright$ / 看非门位置）？
- 2) 把所有有效边沿画成竖线。
- 3) 在每条竖线左边一点点读输入（D / T / J, K / S, R）和当前 Q。
- 4) 用特征表算 Q^+ ，从这条竖线画到下一条竖线（可在边沿后稍错开表示延迟）。
- 5) 有中间线（ Q_1 、 $D=T \oplus Q$ 等）的题，先画中间线再画输出；初始值未知就画灰/斜线。

常见陷阱：① NOR 版 SR 输入 1 有效、NAND 版输入 0 有效；② 锁存器在 $C=1$ 期间“透明”，触发器只在边沿采样；③ 主从触发器在“开的那个边沿”Q 不变（例如下降沿型在上升沿时 Q 不动）；④ 边沿采样的是“边沿之前”的输入（输入和时钟同时变时，用旧值）；⑤ 行波计数器的高位比低位晚变；⑥ 异步清零/置位 (CLR/PRE) 不等时钟，一有效立刻生效。